百度飛槳Paddle Lite與海云捷迅基于Intel FPGA的自研開發(fā)套件完成適配

AI應(yīng)用信息1年前 (2024)發(fā)布 XIAOT

在技術(shù)革新的浪潮下，人工智能在產(chǎn)業(yè)升級、改善人類生活等方面發(fā)揮著越來越重要的作用。從科研、金融、零售到工業(yè)、農(nóng)業(yè)等越來越多的行業(yè)與業(yè)務(wù)場景，無不滲透了人工智能的威力。此外，為人工智能深度學(xué)習(xí)定制的硬件近年來也有井噴之勢。

AI人工智能產(chǎn)業(yè)又一重磅合作，百度飛槳（PaddlePaddle）深度學(xué)習(xí)平臺的高性能輕量化推理引擎Paddle Lite與海云捷迅自研的基于英特爾? FPGA開發(fā)套件正式完成兼容性適配。實現(xiàn)人工智能算法的快速部署，加速AI科技的普及與進步，使AI行業(yè)賦能更多應(yīng)用場景。

FPGA具有靈活高效、可重復(fù)編程特性，可實現(xiàn)定制性能、定制功耗、高吞吐量和低延遲的特性，因此在人工智能領(lǐng)域的應(yīng)用越來越廣泛。隨著數(shù)據(jù)洪流時代的到來，算法不斷演進和迭代，軟硬件的結(jié)合可以更好的充分釋放數(shù)據(jù)的巨大潛能。

重慶海云捷迅科技有限公司基于英特爾? FPGA，包含英特爾? Stratix?系列、英特爾?Arria?系列、英特爾?Cyclone?系列的開發(fā)套件，在百度飛槳的輕量化推理引擎Paddle Lite上充分兼容，高效穩(wěn)定運行。此次海云捷迅與百度的合作，旨在助推FPGA應(yīng)用生態(tài)，讓AI賦能更多應(yīng)用場景，加速AI應(yīng)用落地。

百度飛槳Paddle Lite與海云捷迅基于Intel FPGA的自研開發(fā)套件完成適配

百度飛槳與海云捷迅兼容性認證書

關(guān)于飛槳

飛槳(PaddlePaddle)以百度多年的深度學(xué)習(xí)技術(shù)研究和業(yè)務(wù)應(yīng)用為基礎(chǔ)，是中國首個自主研發(fā)、功能完備、開源開放的產(chǎn)業(yè)級深度學(xué)習(xí)平臺，集深度學(xué)習(xí)核心訓(xùn)練和推理框架、基礎(chǔ)模型庫、端到端開發(fā)套件和豐富的工具組件于一體，包含完整的開發(fā)、訓(xùn)練、推理的端到端深度學(xué)習(xí)AI模型開發(fā)工具鏈。其中，Paddle Lite是一個可以在邊緣端、移動端等場景下用于AI模型部署的高性能輕量化推理引擎。典型應(yīng)用場景包括：智能閘機、智能家居、自動駕駛、機器人、智能摳圖、AR/VR手機應(yīng)用等。與重慶海云捷迅探索的邊緣應(yīng)用的方向不謀而合。

關(guān)于海云捷迅

重慶海云捷迅科技有限公司（簡稱：AWCloud海云捷迅）以FPGA與人工智能技術(shù)為核心，致力于研究智能硬件高效使用，提供多種智慧場景解決方案，助力智慧城市及相關(guān)智能行業(yè)升級改造，推動中國FPGA及人工智能生態(tài)建設(shè)發(fā)展。AWCloud海云捷迅目前已取得數(shù)十項軟件著作權(quán)，并已申請實用新型專利和發(fā)明專利。重慶海云捷迅不僅自主研發(fā)了FPGA開發(fā)板、人工智能邊緣實驗平臺、育智芯|英特爾人工智能實驗室解決方案，及農(nóng)業(yè)智聯(lián)網(wǎng)實訓(xùn)場景等產(chǎn)品，還以技術(shù)革新為發(fā)展基石，不斷提高自身綜合實力。重慶海云捷迅不但具備FPGA項目開發(fā)能力、FPGA+AI實驗室相關(guān)軟硬件產(chǎn)品研發(fā)和交付能力，還能夠提供FPGA工程師培訓(xùn)和FPGA云平臺建設(shè)和運營等服務(wù)。

海云捷迅致力于推動中國FPGA及人工智能生態(tài)建設(shè)發(fā)展，已與上百所國內(nèi)頂尖高校開展高層面、多維度的合作。通過與眾高校開展各類合作，不斷助力高校FPGA和人工智能相關(guān)專業(yè)的課程體系及人才培養(yǎng)支撐平臺建設(shè)，加速技術(shù)應(yīng)用落地及FPGA產(chǎn)業(yè)發(fā)展。

Intel FPGA SoC芯片簡介

Intel Cyclone V SoC芯片含有豐富DSP硬核資源
ALM：Adaptive Logic Modules 自適應(yīng)邏輯塊，可以自動綜合為DSP軟核資源
ARM CortexTM-A9
豐富的片上存儲

軟件架構(gòu)

PaddleLite支持ARM和FPGA的混合調(diào)度，ARM通過FPGA驅(qū)動實現(xiàn)和FPGA的通信和數(shù)據(jù)同步。

FPGA邏輯架構(gòu)

控制狀態(tài)機：實現(xiàn)FPGA邏輯側(cè)與ARM側(cè)通信
可擴展卷積核：實現(xiàn)卷積與DW卷積操作
片上存儲：通過策略設(shè)計，實現(xiàn)數(shù)據(jù)與權(quán)重重用。

海云捷迅與百度飛槳的合作成果

Intel FPGA的ARM側(cè)部署Paddle Lite框架，結(jié)合海云自研的ARM側(cè)的用戶程序與驅(qū)動、FPGA 邏輯側(cè)的算子，用戶基于FPGA可以使用Paddle Lite框架對人工智能算法實現(xiàn)快速部署。
相對于傳統(tǒng)在FPGA上的部署人工智能算法，基于結(jié)合Paddle-Lite的Intel FPGA具有部署快，用戶可以不關(guān)注底層硬件的特點。
相對于在GPU、CPU上部署人工智能算法，基于結(jié)合Paddle-Lite的Intel FPGA具有低功耗、低延遲的特點，第一代發(fā)布版本的性能是FPGA內(nèi)嵌硬核ARM的兩倍。

這只是海云捷迅與百度飛槳合作的第一步，接下來，海云捷迅與Paddle Lite將持續(xù)更新后續(xù)優(yōu)化版本，持續(xù)性能優(yōu)化，持續(xù)兼容其他最新Intel芯片，Agilex系列。在未來，雙方還將在RISC-V兼容Paddle框架上展開合作。隨著雙方生態(tài)的逐漸擴大，軟硬件充分結(jié)合的生態(tài)勢必將發(fā)揮更大的效能，助力人工智能行業(yè)多場景落地。